Projeto de uma ULA de inteiros e de baixo consumo em tecnologia CMOS
A redução no consumo de potência em circuitos eletrônicos tem se tornado um dos requisitos mais importantes em projetos, especialmente com o recente aumento no número e na variedade de dispositivos móveis ou operados à bateria. Em tais dispositivos, o gerenciamento eficiente de energia é, muitas vez...
| Autor: | |
|---|---|
| Tipo de documento: | Tesis de maestría |
| Estado: | Published version |
| Fecha de publicación: | 2013 |
| País: | Brasil |
| Institución: | USP |
| Repositorio: | Biblioteca Digital de Teses e Dissertações da USP |
| Lenguaje: | Portugués |
| OAI Identifier: | oai:teses.usp.br:tde-26082013-133826 |
| Acceso en línea: | http://www.teses.usp.br/teses/disponiveis/18/18155/tde-26082013-133826/ |
| Nivel de acceso: | Acceso abierto |
| Palabra clave: | Arithmetic and logic units Circuitos integrados CMOS Consumo de potência Integrated circuits Power consumption Unidades lógico-aritméticas |
| Sumario: | A redução no consumo de potência em circuitos eletrônicos tem se tornado um dos requisitos mais importantes em projetos, especialmente com o recente aumento no número e na variedade de dispositivos móveis ou operados à bateria. Em tais dispositivos, o gerenciamento eficiente de energia é, muitas vezes, considerado mais importante que sua capacidade de processamento. Unidades lógico-aritméticas (ULAs) são componentes fundamentais em processadores, sendo responsáveis por executar as instruções que envolvem processamento numérico ou lógico. Normalmente, a ULA é o componente de maior consumo em um processador, o que a torna alvo de diversos estudos sobre técnicas para redução de consumo. Este trabalho apresenta um resumo sobre consumo de potência em circuitos digitais CMOS e as principais técnicas para sua redução, assim como os fundamentos para o projeto de ULAs, incluindo um estudo sobre algumas topologias para construção de somadores, deslocadores e multiplicadores e uma visão geral sobre a implementação de operações com números de ponto-flutuante e sobre a organização interna da ULA. É realizado o projeto de uma ULA de números inteiros de 16 bits em uma tecnologia CMOS de 0,35 \'mü\'m com aplicação de algumas das técnicas de redução de consumo apresentadas, que opera a uma frequência máxima de 212 MHz em tensão de alimentação de 3,3 V, consumindo, em média, 57 \'mü\'W e ocupando uma área de 0,121 \'MM POT.2\'. Este projeto é, ainda, comparado a uma ULA de referência, projetada na mesma tecnologia e com mesmas características funcionais, mas sem a utilização de quaisquer técnicas de redução de consumo. |
|---|